Family list

EC:

2 family member for: JP8062581 Derived from 1 application

1 DISPLAY ELEMENT Inventor: HAZAMA YOSHIKAZU

Applicant: SONY CORP

IPC: G02F1/133; G09G3/20; G09G3/36 (+6)

Publication info: JP3243945B2 B2 - 2002-01-07 JP8062581 A - 1996-03-08

Data supplied from the esp@cenet database - Worldwide

#### DISPLAY FLEMENT

Patent number: JP8062581

Publication date: 1996-03-08

Inventor: HAZAMA YOSHIKAZU

Applicant: SONY CORP

Classification: - International:

G02F1/133; G09G3/20; G09G3/36; G02F1/13;

G09G3/20; G09G3/36; (IPC1-7): G02F1/133; G09G3/20;


G09G3/36

- europeans Application number: JP19940222589 19940824 Priority number(s): JP19940222589 19940824

Report a data error here

#### Abstract of JP8062581

PURPOSE: To prevent waveform bluntness and phase shift of a clock signal supplied from a common input terminal in a display element incorporating a pair of equivalent scanning circuits for a purpose of a redundancy. CONSTITUTION: The display element 1 is provided with a pixel array part 2 displaying an image, a scanning part arranged on its periphery and operating according to the clock signal supplied from the outside and, driving the pixel array part 2 end an input terminal 4 receiving the clock signal from the outside. The scanning part incorporates a pair of vertical scanning circuits 3a, 3b equivalent to each other division-arranged on both left/right sides of the pixel array pert 2, and it is connected to wiring 5 branched from the common input terminal 4 respectively, and they operate according to the common clock signal to drive the pixel array part 2 from both sides simultaneously. Buffers 8a, 8b are interposed on the wiring 5 in the position imediately before of respective vertical scanning circuits 3a, 3b, and the clock signals inputted to both vertical scanning circuits 3a. 3b are shaped respectively. Further a resistance component or a capacitance component adjusting the phase of the clock signals may be added to one side of the wiring 5 branched from the input terminal 4 and of which lengths are different from each other.



Data supplied from the esp@cenet database - Worldwide

... ........

## (19) 日本国等券庁 (JP)

# □ 公開特許公報 (A)

## (11)特許出難公開避界

# 特開平8-62581

(42)公開日 平成8年(1996)3月8日

(51) Int. C1. \* MR918249 G02F 1/133 \$50

G09G 3/20

3/20 R 4237-5H 3/26

審査議ポ 未請求 請求項の数5 FD (全7頁)

(21)出職番号 特爾平6-222589

(22) 出曜日

平成6年(1994)8月24日

(71)出職人 000002185 ソニー株式会社

東京都品別区北品川 6 丁目 7 番35号 (72)発明者 間 快和


東京都品用区北品川6丁目7番35号 ソニー株式会社内

(74)代理人 弁理士 鈴木 晴敏

(54) [発明の名称] 表示素子

(57)【要約】

【目的】 冗長性を目的として一対の容額な走査回路を 内蔵する表示妻子において、共通の入力継子から母給さ れるクロック信号の波形なまりや位相ずれを防止する。 【構成】 表示素子1は画像を表示する画素アレイ第2 と、その周辺に配置され外部から供給されるクロック信 号に応じて動作し西森アレイ部2を撃動する走査部と、 クロック信号を外部から受け入れる入力端子4とを構え ている。 走査部は西倉アレイ部2の左右両側に分割配置 した一対の互いに等価な垂直を査回路33、30を含ん でおり、共通の入力端子4から分岐した配線5に各々接 続され、共通のクロック信号に応じて動作し両側から回 時に西東アレイ第2を駆動する。各垂直走査回路3 a. 3 bの底前の位置で配線5にパッファ8a、8 bを介在 させ、両距値走査回路3 a、3 bに入力されるクロック 信号を夫々整形する。さらには、入力増予4から分岐し た長さが互いに相違する配線5の一方に、クロック循号 の位相を調整する抵抗成分叉は容量成分を付加しても食



#### 【特許請求の範囲】

【請求項1】 ዘ線を表示する西素アレイ部と、その周 辺に配置され外部から供給されるクロック信号に応じて 動作し改画素アレイ部を駆動する走査部と、結クロック 信号を外部から受け入れる入力障子とを備えた表示素子 であって.

前紀走査部は該両来アレイ部の両側に分割配置した一封 の互いに等価な走査回路を含んでおり、共通の入力端子 から分岐した配線に各々接続され、共通のクロック信号 に応じて動作し時間から同時に需要アレイ電を駆動する 10 無がない。 と共に、

各走査回路の直前の位置で該配線にパッファを介在さ せ、両走査回路に入力されるクロック信号を夫々整形す

る事を特徴とする表示妻子。 【請求項2】 入力端子から分岐した長さが互いに相違 する一対の配線の一方に、クロック個号の位相を顕像す る抵抗成分又は容量成分を付加した事を特徴とする離求 項1紀載の表示妻子。

【請求項3】 前記一対の走査回路は、装両素アレイ部 の左右両側に配置され該國業アレイ部を重直方向に順次 20 駆動する一対の最直走査回路である事を特徴とする請求 項1配載の表示素子。

【請求項4】 前記一対の走査回路は、該面業アレイ部 の上下両側に配置され談画業アレイ部を水平方向に題次 駆動する一対の水平走査回路である事を特徴とする健康 項1 記載の表示素子。

【讃求項5】 前記眞素アレイ部は、マトリクス配置し た西素電腦と、これに対向配置した対向電極と、両者の 間に介在する液晶と、個々の個素電極に接続され且つ酸 走査部により駆動されるスイッチング素子とを備えてい 30 る事を特徴とする請求項1犯数の表示意子。

### 【発明の詳細な説明】

#### [00011

【産業上の利用分野】本発明はアクティブマトリクス型 の表示案子に関する。詳しくは、困意アレイ部に加えて 水平走査回路及び乘直走査回路を内蔵したアクティブマ トリクス型の表示素子に関する。さらに詳しくは、幸適 走査回路及び水平走査回路に入力されるクロック個号の 波形整形技術に隠する。

【従来の技術】一般に、従来のアクティブマトリクス型 表示素子は、出業を表示する商業アレイ部と、その周辺 に配置され外部から供給されるクロック信号に応じて動 作し荻極素アレイ部を駆動する走査部と、荻クロック信 号を外部から受け入れる人力増子とを備えている。この 走査部は垂直走査団路と水平走査団路とからなる。 垂直 走金回路は両業アレイ部を重直方向に順次駆動する。こ れに対し、水平走夜回路は画業アレイ部を水平方向に動 次駆動する。

回路を1回ずつ内蔵している構造が一般的である。近 年、内蔵される走査部に回路構成上の冗長性を持たせ信 報性を確保する為、例えば垂直走査回路を両妻アレイ部 の左右両側に分割配置した構成が提案されている。左右 に分割配置した一対の垂直走査回路は四路的に互いに等 価であり外部入力されるクロック信号に応じて動作した 右両側から同時に両素アレイ部を駆動する。仮に、一方 の垂直走査回路に故障が発生しても、他方の垂直ま者问 路が正常に動作する限り、表示電子自体としては何等問

#### [0004]

[発明が解決しようとする課題] 垂直走査回路を一対設 けた場合、これらにクロック征号を入力する為の入力論 子も余分に設けなければならない。しかしながら、入力 縮子数が増加すると離々の不具合が生じる。第一に、表 示義子に占める入力端子の面積が増大する為、幹電ダメ ジをより多く受ける様になる。第二に、入力増子数の 増加に伴ないこれに応じて検査工程数が増え製造プロセ ス上不利になる。第三に、入力端子と走査回路とを結線 する内部配線が多くなり、組み立て実装工程で不良が起

りやすくなる。 【0005】そこで、一封の抵債走査回路に対し共満の 入力端子を設け、ここから内部配線で分岐して各重度走 査回路に共通のクロック信号を供給する事が出まられ る。これにより、入力電子数を辛減でき、単独の独資が 査回路を内蔵する表示素子と同等の入力端子個数にでき る。しかしながら、表示素子が大面積化した場合、この 内部配線は相当な長さに渡る為、入力されたクロック信 号の絵形な変り等が生じ、動作特件上階額となる。マ. 入力端子から分岐した二本の内部配線を同一長に設定す る事は回路レイアウト上困難な場合があり、両方の垂直 **走査回路に入力されるクロック信号に位相ずわがまじみ** 場合が多い。アクティブマトリクス型表示素子の高精細 化が進むにつれ、走査回路の動作法度も早くなる。この 時、一対の走査同路を動作させるクロック保長が正確に 一致していないと動作不良に至る可能性が高くなる。

[0006]

【課題を解決するための手段】上述した従来の技術の弊 題に鑑み、本発明は共通の入力増子から一対の走査回路 40 に分配されるクロック領号の放形なまりや位相ずれを抑 制し、表示素子の動作を安定化する事を目的とする。か かる目的を達成する為に以下の手段を靠じた。即ち、本 発明にかかる表示者子は基本的な権威として、面格を表 示する間案アレイ部と、その周辺に配置され外部から供 給されるクロック値号に応じて動作し該医素アレイ部を 駆動する走表部と、彼クロック信号を外部から受け入れ る入力増子とを備えている。前記を資格は該国業アレイ 部の両側に分割配置した一対の互いに等価な走査回路を 含んでおり、共通の入力増子から分岐した配線に各々格 [0003] 従来の表示素子は水平走査団路と垂直走査 50 続され、共通のクロック信号に応じて動作し両側から同

[0 0 0 7] 【作用】本発明によれば、歩音回路内書型の表示室子に おいて、水平走査回路あるいは垂直走査回路が顕素アレ イ部の両側に分れて一対設けられている場合。 夫々の走 査図路の入力部直前の位置にパッファを挿入し、クロッ 20 ク信号の被形を整形している。パッファ以降の配線長が 極端に短くなる為、波形整形されたクロック信号は殆ど なまる事なくそのまま各走登回路に入力される。従っ て、立ち上がり及び立ち下がりが極めてシャープなクロ ック信号を各定要回路に供給でき動作の安定化が図られ る。又、共通の入力増子から各走査回路までに設けられ た分岐配線の長さが相違する場合、一方の分岐配線に被 抗成分や容量成分を付加し時定数を等しくなる様にして いる。検育すると、配算界の違いによる新館及び窓景の 影響を相殺できる為、両走査回路に入力されるクロック 信号に位相ずれが生じない。従って、一対の走査回路は 互いに回復して資金アレイ祭を開除に取動するので動作 の安定化が関られる。 [0008]

【実施例】以下図面を参照して本発明の好適な実施例を 評細に説明する。関1は本発明にかかる表示素子の第一 実施例を示す構式的なプロック図である。図示する様に 表示案子1は画像を表示する画業アレイ部2と、その興 辺に配置された走査部とを有している。この走査部は外 部から供給されるクロック信号に応じて動作し開業アレ 40 イ部2を駆動する。この走査部は需要アレイ第2のたち 両側に分割配置した一対の互いに等価な系直走査問路3 a、3 bを含んでおり、共通の入力端子4から分岐した 配架5に各々接続され、入力端子4に外部から印加され た共通のクロック信号に応じて動作し資素アレイ第2の だ右周側から同時にこれを駆動する。を登場は一世の希 直走壹回約3 a, 3 bに加え、単独の水平走壹回路6 を 含んでおり、画素アレイ部2の上側に配置され、これを 水平方向に順次駆動する。この水平を各回路6にも別の 入力端子7から所定のクロック信号が供給される。

[0009] 本世界の影響等点とで、各重数全面製造 3.3、3から進力の整定を開発にバーフを3.8、5 を各々弁在では、再組企业配置3.3、3 以に入がてフタ。 力ロッ分間号を大変運発をレビル。大おお半を全割 路6の入力重点限にも別のパファラの外を圧している。 ははインボータ機合をもしている、第一個企業を制度 のが展出を実施している。第一個企業を制度 のが展出を観光してくなる。従って、パッファミの大 のが基出を観光してくなる。従って、パッファミっと、 がままる。 がは、第二年を表示する。 がは、第二年を表示する。 は、第二年を表示する。 は、第二

[0 0 1 0] 間2は、クロック信号の雑形を表わしてい る。最初の波形(In)は外部から入力増子4に供給さ れた時点でのクロック信号を表わしており、立ち上がり 及び立ち下がりが美干なまっている。 次の体系 (ヘット a) はパッファ8 aを介して第一乗直走査同路3 aに入 力されたクロック信号を表わしている。 点線で示す様 に、パッファ8aの直動では、配飾らを覆った枯燥立ち 上がり及び立ち下がりのなまりが若干大きくなってい る。これをパッファ8 a で整形する事により略矩形のク ロック値号が得られ、第一垂直走査回路38の動作が安 定化する。最後の波形 (outb) はパッファ8 bを介 して第二垂直走査回路3bに入力されたクロック個号を 表わしている。点線で示す様にパッファ86の直前では 立ち上がり及び立ち下がりになまりがあるが、これを波 影響影する事により略領系のクロック信号を第二条由水 査回路3 bに入力できる。但し、入力差子4から分岐し た配線5の長さが相違する場合、第一垂直走査回路3 a と第二垂直走査回路3bとの間で波形なまりの程度が異 なる。 國系の例では、分岐点から第一系直走査回路3 a に至る配線長が第二乗直走査回路 3 b に至る配線長に比 べ知いので、波形なまりは第一垂直走査回路3aに分配 されるクロック銀号の方が、第二垂直走査回路3bに分 配されるクロック信号に比べ小さい。この様に、被形な まりの状態が異なったままでクロック信号の放影等形を 行なうと、outaとouthとの間で表子の依相ずれ が生じる。

bに至る配線5の長さが可成り大きい為、この間に一旦 波形整形したクロック信号が再びなまってしまう事にな る。

[0012] 図4は本発明にかかる表示者子の第二事族 例を示す模式的なプロック図である。基本的な構成は図 1に示した第一実施例と同様であり、対応する部分には 対応する参照番号を付して理解を容易にしている。この 第二実施例は一対の垂直走査回路3 a、3 bに分配され るクロック信号の相対的な位相ずれを抑制する事を目的 とする。この為、入力増子4から分岐した長さが互いに 10 **相違する配線6の一方に、クロック信号の位相を開催す** る抵抗成分Rs、容量成分Csを付加している。入力増 子4のレイアウトの制約等から、だちのバッファ8 a. 8 b までの配線長が大きく異なる場合がある。この時に は、配線5の分数点から各パッファ81、85までの時 定数が等しくなる様に、Rs. Csを付加する。一般 に、配線長が長くなる程配線抵抗が大きくなり配線容量 も増大する。関示の例では分岐点から左側のバッファ8 aに至る配線長が、右側のパッファ8 bに至る配線長に 比べ短い。この長さの違いを相叛する為、所定の抵抗戒 20 分Rsと容量成分Csを短い方の配義に挿入する。この 様にすれば、分岐点から両側で配線の時定数が等しくな る為、クロック信号の選延量も同じになり、第一処直走 養国路3aと第二垂直走査回路3bとの間で位相ずれが 生じない。

[0013] 図5は、図4に示した回路を達るクロック 信号の核形を表わしている。最初の抜形 ([n] は共通 の入力増子4に外部から入力された時点のクロック信号 を表わし、立ち上がり及び立ち下がりに若干のなまりが 生じている。一番下の故形 (outb) は右側のパッフ 39 ァ8bで波形整形されたクロック信号を去わしている。 点線で示す様に、配線5の分岐点からパッファ8 bに至 るまでの間に配線長が比較的長い為クロック信号の波影 が相当程度なまる。 これはパッファ8 りにより整形され るので、略矩形のクロック信号を第二条直走査回路3b に供給できる。 真中の被形 (outa) は第一連直走査 網路3aに分配されるクロック信号の被形を去わしてい る。配線5の分数点からパッファ8点に至る配線をは比 較的短いがRs及びCsが挿入されている為、直線で示 す様にクロック信号は右側に分配されるクロック信号と 40 略同程度になまっている。これをパッファ8 a で所定の 関値レベルに基づき複彩整彩する事により、整個製のケ ロック信号が得られる。パッファ8 a とパッファ8 b 倒 で略等しい波形なまりが生じているので、これを整形す る事により略位相ずれのないクロック経過が得られる。 【0014】図6は、図1に示した第一実施例の具件的 な構成を示すプロック間である。対応する部分には対応 する参照参考を付して理解を容易にしている。図示する 様に、表示素子1には画業アレイ部2とこれを駆動する 周辺走査部とこれに外部からクロック保号を母給する権 50

数の入力端子4、7とが集積形成されている。関案アレ イ第2は行列配置した西寮を有している。個々の囲素は 西郷電板PXLとスイッチング用の英膊トランジスタT r とからなる。又、行状に配列したゲートラインXと列 状に配列した信号ラインYとを備えている。各準隊トラ ンジスタTェのゲート電板は対応するゲートラインXビ 接続され、ソース電極は対応する信号ラインYに接続さ れ、ドレイン電板は対応する販売電板PXLに接続され ている。知辺走査部は複数の入力値子4から供款された 二相のクロック信号VCK、VCKXと垂直スタート信 号VSTに応じて順次回素の各行を選択駆動する季度か 査手段と、複数の入力選子でから供給された一相のカロ ック伽号HCK、HCKXや水平スタート信号HSTに 応じて選択された両案を列節次で書き込み駆動する水平 走査手段とを有している。単直走査手段は開業アレイ部 2の左右両側に配置された一対の垂直を査回路3 a. 3 bからなり、振素の各行を両側から同時に選択駆動す る。具体的には、第一手直走査回路38がゲートライン Xの左端側に接続される一方、第二重直を査回路3bが ゲートラインXの右端側に接続されている。両垂直歩査 回路3 a. 3 bは互いに同一タイミングでゲートパルス を順次出力し、薄膜トランジスタT፣を行係に開閉して 上述した西湾の選択駆動を行なう。この際、クロック信 号VCK、VCKXやスタート信号VSTは各垂直走査 **回路3 aの直端に配催されたパッファ8 a. 8 bを介し** て供給されるので、波形なまりが生じない。一方、水平 老査手段は単一の水平主要回路6から進成されており、 信号ラインYの一端に接続されている。水平走査団路6 は入力端子?を介して外部から供給された影像信号を各 信号ラインYにサンプリング分配し、選択された副業を 列順次で書き込み駆動する。水平走査回路6の入力部と 複数の入力端子7との間にもパッファ9が介在してい ٥.

【0015】関7は、本発明にかかる表示素子の第三実 施術を示す模式的なプロック図である。先に説明した鉄 一実施例及び第二実施例と異なり、※直走を同路3を1 個設ける一方、一対の第一水平走査回路6 a、第二水平 走査回路 6 b を両素アレイ部の上下両側に設け、同時割 動を行なっている。図示する様に、行状に形成した複数 のゲートラインXと列状に形成した複数の信号ラインY と両者の各交差部に設けられた複数の被品資素してとを 有している。この液晶画素しCは興素電極と対向電極と の間に被晶を保持したものである。複数の被晶频素LC はマトリクス状に整列して国素アレイ部を構成する。個 々の液晶画業LCに対応してこれをスイッチング転動す る為薄膜トランジスタTrが集積形成されている。又、 **垂直走査回路3を備えており、垂直スタート信号VST や垂直クロック信号VCKに応じてゲートパルス**か、を 出力し各ゲートラインXを順次垂直走査して一水平原間 毎に一行分の液晶面素しCを選択する。さらに、第一水

平走査回路6aを有しており、水平クロック個号HCK や水平スタート信号HSTに応じて一水平篠間内で各位 **号ラインYを順次を変し、ビデオライン10から供給さ** れた映像信号をサンプリングして選択された一行分の施 品囲素LCに点脳次で書き込む。具体的には、各個号ラ インYは水平スイッチHSWを介してビデオライン10 に接続されており外部から映像信号の供給を受ける。水 平走査回路6 aは順次サンプリングパルスか。を出力し 各水平スイッチHSWを順次開閉順動して各個号ライン Yに影像信号をサンプリングする。又、第二水平走査回 10 ロック図である。 路6 bを備えており、第一水平走査回路6 a と同期して 水平走査を行なう。この為、第一水平走査回路6 a と第 二水平走査回路6 bは共通の入力端子7から配線5を介 して分配される共通の水平クロック値号HCKや水平ス タート信号HSTの供給を受ける。この際、第一太平走 登回路6 aの入力部直轄にバッファ9 aが挿入され、築 二水平走査回路6 bの入力部直前に同じくパッファ9 b が挿入されている。勿論、必要に応じ一方の分枝配線に 時定数調整用の抵抗成分や容量成分を挿入しても良い。 [0016]

[発明の効果] 以上説明した様に、本発明によれば、冗 長性を持たせる為に設けられた一対の走査問題の直前 に、夫々被形整形用のパッファを配置する事により、立 ち上がり及び立ち下がりのシャープなクロック信号を分 配する事が可能になり、各走査回路の薬動作を助ぐ事が できるという効果がある。又、一対の走査回路に接続さ

為、ダミーの抵抗成分や容量成分を付加する事により、 各走査回路に分配されるクロック信号の位相ずれを防止 する事が可能になるという効果がある。

[図面の簡単な説明] 【閏1】本発明にかかる表示素子の第一実施例を示すプ

ロック間である.

【間2】第一実施例の動作説明に供する波形図である。 [図3] 表示業子の参考例を示すプロック図である。 [図4]本発明にかかる表示素子の第二実施例を示すず

[図5] 第二実施例の動作説明に供する被形図である。

【明6】 図1に示した第一実施例の具体的な構成例を示 す耐路器である。

【図7】本発明にかかる表示妻子の第三実施例を示すプ ロック図である.

[符号の説明] 表示案子

高雲アレイ架 3 a 第一整直走查回路

3 b 第二条直步查问路

4 入力第子

P.W 水平走查回路

入力量子 82 Ny77

8 b //777

れる分岐配線の長さの相違による時定数差を調整する パッファ



[21]



[國2]



